其實(shí)聯(lián)想z500進(jìn)入bios設(shè)置按哪個(gè)鍵()的問題并不復(fù)雜，但是又很多的朋友都不太了解聯(lián)想z500進(jìn)入bios設(shè)置按哪個(gè)鍵()，因此呢，今天小編就來為大家分享聯(lián)想z500進(jìn)入bios設(shè)置按哪個(gè)鍵()的一些知識(shí)，希望可以幫助到大家，下面我們一起來看看這個(gè)問題的分析吧！

英特爾十一代酷睿微架構(gòu) Rocket-Lake 測(cè)試報(bào)告

英特爾十一代酷睿處理器微架構(gòu) Rocket-Lake 測(cè)試報(bào)告

日漸凌亂的舞步——從 Tick-Tock 到 PAO

所謂 Tick-Tock 是指英特爾在 2007 年發(fā)表的產(chǎn)品推出模型，含義并不復(fù)雜：

Tick：新的半導(dǎo)體制程

Tock：新的微架構(gòu)

Tick-Tock 本身只是大家對(duì)“節(jié)拍”的讀音，類似于中文里的“滴答”，而 Tick-Tock 產(chǎn)品發(fā)布模型就是指一波新制程然后一波新架構(gòu)的產(chǎn)品發(fā)布節(jié)奏。

2007年的時(shí)候英特爾是處于怎樣的業(yè)務(wù)環(huán)境呢？

如果翻開這段還很新鮮的歷史，可以看到2007 年的時(shí)候，英特爾正處于從最后一代 Pentium 4（65nm Cedar Mill，2007 年 1 月發(fā)布）切換到 Core 2（65nm Conroe，2007 年 7 月發(fā)布）的轉(zhuǎn)折點(diǎn)，和 AMD 之間自 K7 以來的競(jìng)爭依然處于白熱化階段。

AMD 當(dāng)時(shí)在 x64 指令集拿下一血，但是在制程稍微落后，K7 /K8 的微架構(gòu)潛力基本到頭，架構(gòu)團(tuán)隊(duì)正在憋大招（然而這個(gè)大招事后看來真是一言難盡）。

英特爾當(dāng)時(shí)原本計(jì)劃是想要在 Netburst 上再賭一把推代號(hào) Tejas 的新 Pentium 4，在英特爾的Netburst 愿景中，65nm 制程將有望實(shí)現(xiàn) 10GHz，Tejas 就是這樣愿景下的架構(gòu)。

最初的 Tejas 本來是基于 90nm，但是后來改為 65nm，為了配合 Tejas，英特爾弄出了現(xiàn)在已經(jīng)絕跡的 BTX 主板規(guī)格（處理器位于主板左側(cè)、擴(kuò)展卡插槽位于右側(cè)，和 ATX 完全相反），官方配的 Tejas 散熱器也是極其碩大。

然而，Tejas 最終還是夭折了，基于 Conroe 的 Core 2 橫空出世，全面扭轉(zhuǎn)了 Pentium 4 逐漸下行的趨勢(shì)。

英特爾的 Tick-Tock 至此正式展開布局，而AMD 開始陷入到長達(dá) 10 年的低迷中。

面臨來自 AMD 的高強(qiáng)壓力，正是 Tick-Tock 誕生的主要背景。

我們見證了在 Tick-Tock 的驅(qū)動(dòng)下 Conroe 微架構(gòu)及其衍生微架構(gòu)的輝煌，但是到了 2016 年，英特爾認(rèn)為 Tick-Tock 驅(qū)動(dòng)模式下由于芯片微縮的成本越來越高，不符合經(jīng)濟(jì)性，因此宣布這個(gè) 10 年的產(chǎn)品發(fā)布模型終結(jié)，改為采用名為 Process–Architecture–Optimization（PAO，制程-架構(gòu)-優(yōu)化）的產(chǎn)品發(fā)布模型。

在 PAO 模式下，每個(gè)制程節(jié)點(diǎn)的產(chǎn)品從兩代變成三代（以上），由此可見，PAO 產(chǎn)品策略誕生于一個(gè)競(jìng)爭壓力較小、新制程研發(fā)成本日益高漲、微架構(gòu)潛力似乎還有挖掘空間的業(yè)務(wù)環(huán)境里。

如果說當(dāng)年 AMD 的推土機(jī)采用 CMT 架構(gòu)太“浪”了，那么英特爾這幾年的 PAO 則更像一個(gè)財(cái)務(wù)先決下的保守型策略。

所幸的是英特爾底子遠(yuǎn)非其他半導(dǎo)體廠商所能比的，所以 PAO 這口飯倒是穩(wěn)穩(wěn)當(dāng)當(dāng)?shù)爻粤撕眯┠?，?2014 年 8 月的 Broadwell（第一批 Broadwell 處理器屬于 Core M 產(chǎn)品線，被定義為第四代 Core，不過臺(tái)式版本被定義為第五代 Core）開始算，14 納米縫縫補(bǔ)補(bǔ)，居然混了 7 年之久，這樣的情況對(duì)其他頭部處理器廠商來說是有點(diǎn)不可思議的。

上面的表格就是14nm 到 7 nm 制程上的 PAO 清單，說實(shí)話，如果沒有這個(gè)表格的話，我相信很多人都會(huì)搞不清英特爾這幾年到底干了些啥，一會(huì)兒 lake 一會(huì)兒 cove，這些代號(hào)到底是微架構(gòu)還是芯片？現(xiàn)在這個(gè)表格基本上是一目了然。

最重要的是，你要知道這些年英特爾早就不再是 Tick-Tock 而是 PAO。

PAO 從經(jīng)濟(jì)學(xué)的角度來說無可厚非，但是隨之而來的問題是作為美國半導(dǎo)體扛把子的英特爾搞這套后，導(dǎo)致制程研發(fā)進(jìn)度被人為拉長，以至于最近有人說是英特爾技術(shù)不行了，其實(shí)非也，最主要的問題還是 PAO 這套規(guī)劃讓英特爾的核心指導(dǎo)策略變得滿足于對(duì)制程和微架構(gòu)的精雕細(xì)琢（大家通俗點(diǎn)的說法就是擠牙膏）。

RocketLake 就是在 PAO 策略下的英特爾最新一代處理器架構(gòu)，RocketLake 這個(gè)名字屬于SoC 級(jí)別的微架構(gòu)代號(hào)，桌面的 RocketLake-S 包含了代號(hào)是 Cypress Cove（微架構(gòu)與 Sunny Cove 同代，因?yàn)槭褂?14nm 而名字上有不同）的 CPU 內(nèi)核微架構(gòu)、 32 個(gè) EU 的 Xe-LP GT2 核顯，對(duì)應(yīng)的產(chǎn)品系列就是第十一代臺(tái)式酷睿處理器。

正如我們前面的表格所展示的，RocketLake 屬于架構(gòu)前移，這里的前移含義是它采用的CPU 微架構(gòu) Cypress Cove源自 Sunny Cove，原本對(duì)應(yīng)的制程并非 14 納米優(yōu)化，而應(yīng)該是 10 納米制程。

Sunny Cove 是 2019 年就推出的 CPU 內(nèi)核微架構(gòu)，筆記本/服務(wù)器版本的 SoC 微架構(gòu)實(shí)現(xiàn)是大家耳熟能詳?shù)?IceLake，對(duì)應(yīng)的筆記本產(chǎn)品線為十代筆記本酷睿，服務(wù)器版本則是今年 4 月份才會(huì)推出的 IceLake-SP（屬于第三代 Xeon Scalable 處理器，采用 LGA 4189 引腳或者說對(duì)應(yīng) Socket P+ 插槽）。

在編譯器（GNU GCC、Intel OneAPI HPC、LLVM）中，RocketLake 和 IceLake 的架構(gòu)旗標(biāo)均為 icelake 或者 icelake-client。

在 gcc 和 llvm 中，icelake 或者 icelake-client 架構(gòu)旗標(biāo)默認(rèn)不會(huì)開啟 AVX-512 的 512 位版本指令支持，只有 AVX-512 的 256 位指令版本支持，編譯出來的二進(jìn)制文件里向量寄存器只有 xmm（128-bit）和 ymm（256-bit）兩種類型，即使已經(jīng)使用了 -mavx512f 這個(gè)開關(guān)也是如此。

程序員使用 gcc 或者 llvm 編譯程序的時(shí)候，需要特別指定優(yōu)選 512-bit 寄存器（寄存器標(biāo)識(shí)為 zmm）寬度才能實(shí)現(xiàn) AVX-512 的 512 位版本（AVX512F）指令支持，只有這樣才能編譯出真正使用 zmm 寄存器的二進(jìn)制對(duì)象文件。

英特爾的 OneAPI HPC 編譯器則只要使用 icelake 旗標(biāo)默認(rèn)就會(huì)啟用采用 zmm 或者說 AVX512F 指令。

見下圖，紅色高亮的就是表明編譯出來的二進(jìn)制文件包含了 zmm 寄存器調(diào)用（這里是 OneAPI HPC 編譯 SPEC CPU 2017 的 503.bwaves 子項(xiàng)目為示例），此時(shí)程序?qū)?huì)采用含有 512 位版本的 AVX-512 指令執(zhí)行：

總括而言，英特爾這些年微架構(gòu)代號(hào)、產(chǎn)品型號(hào)、制程關(guān)聯(lián)度如此復(fù)雜，即使是行內(nèi)人也會(huì)感到各種迷惑，而這正是數(shù)年來英特爾在 PAO 策略下演繹的凌亂舞步。

RocketLake SoC微架構(gòu)概況

RocketLake 是十一代桌面酷睿處理器的 SoC 微架構(gòu)代號(hào)，均為 LGA 1200 引腳，Z400 系列(部分)和 Z500 系列芯片組主板都能提供支持，其中集成顯卡的 K 系列有三個(gè)型號(hào)，見下表：

RocketLake 的 CPU 內(nèi)核微架構(gòu)代號(hào)是 Cypress Cove，在指令集方面具備 AVX512F、VNNI 等指令擴(kuò)展，引入了比上一代微架構(gòu)（CometLake）更大的重排序緩存（ReOrder Buffer）和一級(jí)數(shù)據(jù)緩存（L1 D-Cache），最高 8 個(gè)內(nèi)核 16 線程（CometLake-S 最高可以 10 核 20 線程），周邊高速互連方面實(shí)現(xiàn)了 PCIe 4.0 的支持（20 條 PCIe 4.0 信道），核顯更新為性能顯著提升（50%）的全新Xe-LP 架構(gòu)GPU，支持更高規(guī)格的顯示輸出，與 PCH（南橋）連接的總線 DMI 3.0 信道數(shù)提升為 8 條（增加了一倍）。

Comet Lake-S SoC 模塊圖：

Ice Lake-H SoC 模塊圖：

Rocket Lake-S SoC 模塊圖：

和 Comet Lake-S 相比，Rocket Lake-S 在 SoC 級(jí)別架構(gòu)上的主要變化：

內(nèi)核：Skylake → Cypress CoveGPU：Gen 9.5 → Gen 1224EU → 32 EU顯示輸出：DisplayPort 1.2 → DisplayPort 1.4HDMI 1.4b → HDMI 2.0b周邊設(shè)備接口：PCI Express 3.0 → PCI Express 4.0DMI 3.0 x4 → DMI 3.0 x8內(nèi)存：DDR4-2933 → DDR4-3200芯片組400 系列芯片組 → 500 系列芯片組2.5G 以太網(wǎng)WiFi 6U** 3.2 Gen 2*2封裝芯片薄化提高散熱效果

從這個(gè)列表看，和 Comet Lake 相比，Rocket Lake 的區(qū)別還是不少的，所欠缺的主要是制程依然屬于 14 納米節(jié)點(diǎn)。

Cypress Cove 微架構(gòu)細(xì)節(jié)

Rocket Lake 中的 Cypress Cove 是 Sunny Cove 的變種，兩者基本上就是一回事，所以我這里使用 wikichip 上的 Sunny Cove 微架構(gòu)圖來表展示：

我們接下來會(huì)使用 Travis Downs 的 robsize 等工具來驗(yàn)證一些微架構(gòu)上的細(xì)節(jié)，例如 ROB、Load Buffer、Store Buffer 等大小等，此外我們還會(huì)使用 SPEC CPU 2017 做分支預(yù)測(cè)、IPC 的測(cè)試。

微架構(gòu)測(cè)試說明：

我們的 Cypress Cove 測(cè)試都是采用最新的微碼（0x39）下進(jìn)行； 微架構(gòu)分析除了頻率延伸測(cè)試外都是鎖定 4GHz 下進(jìn)行；測(cè)試主板為華碩的 TUF Gaming Z590-PLUS WIFI、Strix Gaming X570-E，內(nèi)存配置為 4×8 GiB，dual-rank，DDR4-3600MHz;測(cè)試的 CPU 均為最終版本；Rocket Lake 測(cè)試的**作系統(tǒng)版本為 Ubuntu 20.04.2 LTS (GNU/Linux 5.11.7-051107-generic x86_64)。分支預(yù)測(cè)懲罰/等效流水線深度測(cè)試

我們先看看 Cypress Cove 的分支預(yù)測(cè)懲罰周期數(shù)，這個(gè)數(shù)字可以反應(yīng)處理器的等效整數(shù)流水線深度。

表中的左側(cè)是以偽代碼方式提供分支程序測(cè)試片段，以第 7 個(gè)測(cè)試（Test 6）為例：

Test 6, N= 1, 8 br, MOVZX XOR ; if (c & mask) { REP-N(c^=v[c-256]) } REP-2(c^=v[c-260])

這段偽代碼包含了一個(gè) MOVZX 內(nèi)存載入**作指令，它需要額外的 5 到 6 個(gè)周期來執(zhí)行，在支持亂序執(zhí)行、亂序 L/S 的處理器中，這個(gè)動(dòng)作占用的流水線工位通常會(huì)被掩蓋掉。

從測(cè)試結(jié)果來看，Cypress Cove 的動(dòng)態(tài)分支預(yù)測(cè)失敗懲罰比以前的 Coffee Lake 增加大約 0.5 到 2.5 個(gè)周期。

其中，Test 65 Cypress Cove是 22.95 個(gè)周期，Coffee Lake 是 20.36 個(gè)周期。

有理由相信 Cypress Cove 的流水線深度很可能比舊架構(gòu)增加了兩到三個(gè)工位，但是因?yàn)橐恍﹥?yōu)化措施（例如微**作高速緩存？）使得分支預(yù)測(cè)失敗懲罰導(dǎo)致的性能損失在很多情況下看上去還能接受。

Zen 3 由于引入了無氣泡分支預(yù)測(cè)機(jī)制，所以可以在流水線深度和 Zen 2 一樣的情況下讓分支預(yù)測(cè)失敗懲罰顯著減少了 4 個(gè)周期，這點(diǎn)我去年的測(cè)試提到過。

從測(cè)試來看，Cypress Cove 的等效流水線深度大約是 14-22 級(jí)。

取指、解碼能力測(cè)試

處理器的流水線可以分為取指、解碼、執(zhí)行、寫回四個(gè)工位，其中前端（front-end）是指取指和解碼，執(zhí)行和寫回被稱為后端（back-end）。

對(duì)于現(xiàn)在的超標(biāo)量流水線處理器說，每個(gè)周期可以執(zhí)行多條指令，前端需要為后端提供匹配的取指、解碼能力，同時(shí)為了保證流水線閑置執(zhí)行單元不浪費(fèi)，人們還引入了分支預(yù)測(cè)單元，根據(jù)預(yù)測(cè)結(jié)果決定是否將下一條指令先派發(fā)給后端閑置的單元執(zhí)行，待分支確定是否選中后再?zèng)Q定是否保留計(jì)算結(jié)果或者重置流水線。

op cache 也被稱作 micro-op cache 或者 L0 I-Cache，它里面存放的是若干段處理器認(rèn)為會(huì)被近期重復(fù)使用的微**作（micro-ops），所謂的微**作是 x86 處理器為了簡化后端設(shè)計(jì)引入的處理器本機(jī)指令，是已經(jīng)經(jīng)過解碼器解碼的長度固定的本機(jī)指令。

在循環(huán)語句里的指令在很多情況下都是不斷重復(fù)的，這些指令以微**作的方式放在 uop cache 后，后面重復(fù)執(zhí)行這些**作的話，就無須經(jīng)過解碼器這個(gè)工位，直接發(fā)往后端的隊(duì)列里等待發(fā)射執(zhí)行。

uop cache 在 x86 上的原型是當(dāng)年 Pentium 4 引入的 Trace Cache，Trache Cache 需要消耗大量的芯片面積，但是這是提高超長流水線架構(gòu)處理器性能重要的一環(huán)。在 Pentium 4 終止后，Trace Cache 的瘦身版就以 uop cache 的形式引入。

要想了解處理器的能力，取指、解碼是我們首先想要了解的，在這里我們使用 nop、sub、prefix cmp 8 等三種指令來做測(cè)試，其中 nop 指令是看空**作指令，x86 的 nop 長度是 1 個(gè) 字節(jié)，sub 是減法指令，和加法指令 add 一樣在 x86 中指令長度都是兩個(gè)字節(jié)，prefix cmp 是 8 字節(jié)或者說 64 位長的指令。

我們圖表中給出的測(cè)試結(jié)果基于這樣的指令：

[rep][addrovr]cmp eax, 0x7fffffff）

從 NOP 指令的解碼帶寬測(cè)試來看，Cypress Cove 的性能要比 Comet Lake 略高（4.4byte per cycle vs 4.3 byte per cycle），曲線非常都平緩，說明此時(shí)的瓶頸主要是在解碼器或者后端而非取指和指令緩存的帶寬。

在 sub 指令解碼測(cè)試中，Cypress Cove 可以在 0~3 KiB 的位置實(shí)現(xiàn)最高大約 11.36 byte/cycle 的取指/解碼性能（相當(dāng)于每個(gè)周期 5.68 條 x86 sub 指令），而 Comet Lake 在 0~8MiB 的范圍都是大約 8.6 byte/cycle，相當(dāng)于每個(gè)周期 4.3 條 sub 指令。

從 sub 指令來看，Cypress Cove 可以放大約（等效） 1500 條 sub 指令解碼后的微**作，此時(shí)的解碼/執(zhí)行性能比 Comet Lake 高大約 30%。Comet Lake 在這個(gè)測(cè)試中的瓶頸在解碼或者執(zhí)行端。

在 8 字節(jié)長的 x86 指令取指、解碼測(cè)試中，Cypress Cove 做到了 0~11 KiB 的范圍最高可以實(shí)現(xiàn)每周期 36 字節(jié)的取指帶寬，相當(dāng)于每個(gè)周期取指（以及解碼、執(zhí)行） 4.5 條 8 字節(jié)長指令，微**作高速緩存相當(dāng)于可以存放 1375 條 8 字節(jié)長 x86 指令解碼后的微**作。

Comet Lake 是 0-6KiB 處可以實(shí)現(xiàn)最高每周期 34.14 字節(jié)的取指帶寬，相當(dāng)于每周期取指 4.27 條 8 字節(jié)指令，微**作高速緩存相當(dāng)于存放 750 條 8 字節(jié)長 x86 指令解碼后的微**作。

由于本機(jī)代碼或者說微**作的長度在不同的處理器上可能是不一樣的，因此我們無法根據(jù)上面的測(cè)試結(jié)果字節(jié)給出不同處理器的具體微**作條目數(shù)，但是如果以字節(jié)位容量來表示的話，倒是可以參考我們上面的結(jié)果。

例如 Cypress Cove 的微**作高速緩存容量可能不低于 11 KiB，Zen 3 則是不低于 21 KiB(鑒于 AMD 沒有說 Zen 3 微**作高速緩存容量有提升，因此我們之前估計(jì)這是由于 Zen 3 引入了微**作緊縮技術(shù)實(shí)現(xiàn)的)，實(shí)際的微**作高速緩存可能要比測(cè)試出來的字節(jié)值更大一些。

這里我們可以給出一個(gè)小結(jié)：

Cypress Cove 在等效解碼和實(shí)際指令執(zhí)行能力上有一定的提高，特別是 sub 這類指令，提升幅度大約大約 30%，達(dá)到了等效每周期 5.68 條 sub 指令，雖然這要比 AMD 每周期 5.98 條 sub 指令差一些，但也是非常不錯(cuò)的表現(xiàn)，這里主要?dú)w功于新的微**作緩存和更多的后端資源能實(shí)現(xiàn)每周期 6 條微**作的能力。Cypress Cove 的微**作高速緩存在帶寬和容量都較 Comet Lake 有一定的提升，最高等效容量相當(dāng)于 Comet Lake 的兩倍（prefix CMP 指令的時(shí)候）。

3、Cypress Cove 的 prefix CMP 指令效能要比 Zen 3 更高一些，但是微**作高速緩存等效容量要比 Zen 3 低一半。

分支預(yù)測(cè)器

英特爾并沒有透露 Cypress Cove 和 Sunny Cove 的分支預(yù)測(cè)器細(xì)節(jié)，這基本上就是一個(gè)黑箱，大家感興趣的話可以自己寫代碼逆向探測(cè)一下，不過，對(duì)于我們或者說客戶來說可以透過處理器的**計(jì)數(shù)器來獲知分支預(yù)測(cè)失誤率，籍此了解新架構(gòu)的分支預(yù)測(cè)器最終表現(xiàn)，我們這里使用 SPEC CPU2017 測(cè)試集來做分支預(yù)測(cè)的分析。

插播——關(guān)于 SPEC CPU 2017

本文會(huì)有大量的 CPU 2017 測(cè)試數(shù)據(jù)，為了讓大家清楚這是一個(gè)什么東西，先讓我在這里插一下相關(guān)的介紹，已了解的可以跳過本節(jié)。

CPU 2017 是非盈利機(jī)構(gòu) SPEC（標(biāo)準(zhǔn)性能評(píng)估公司）推出的 CPU 性能評(píng)估套件，SPEC 成立于 1998 年，會(huì)員包括 Intel、AMD、IBM、DELL、聯(lián)想、華碩、技嘉等業(yè)界大公司，每隔大約 10 年就會(huì)推出一版新的 CPU 性能評(píng)估套件，CPU 2017 是該機(jī)構(gòu)在 2017 年推出的，是所有處理器、電腦廠商做處理器性能評(píng)估的最重要手段之一（如果不是使用上有一定門檻，上面這句話的“之一”是可以省略的）。

SPEC CPU 的特點(diǎn)是由各個(gè)機(jī)構(gòu)提供實(shí)際應(yīng)用的源碼，它的每一個(gè)子項(xiàng)目其實(shí)都是源自真實(shí)應(yīng)用修改而來，其修改主要是針對(duì)可移植性和遵循的語言標(biāo)準(zhǔn)，例如 x264 的真實(shí)版本采用了大量的匯編代碼，但是這樣的形式不利于移植到不同指令集架構(gòu)上測(cè)試，因此 CPU 2017 中的 x264 采用的是純 C 語言版本。

和上一版本 CPU 2006 相比，CPU 2017 的代碼已經(jīng)全面更新，雖然依然使用 C/C++ 和 Fortran，但是相對(duì)以前的版本來說，已經(jīng)變成了多語言的大混裝，F(xiàn)ortran 語言同時(shí)出現(xiàn)在浮點(diǎn)和整數(shù)測(cè)試集，而非像以往那樣只出現(xiàn)在浮點(diǎn)測(cè)試集。

CPU 2017 的規(guī)則更加嚴(yán)謹(jǐn)，speed 測(cè)試集允許使用 OpenMP 多線程處理，主要測(cè)試較大訪存壓力下的單任務(wù)多線程性能，而 rate 測(cè)試集則只允許單線程，禁止自動(dòng)并行化，但是允許以多任務(wù)的方式跑多個(gè) rate 測(cè)試，目的是測(cè)試吞吐率，單個(gè) rate 任務(wù)的訪存壓力要比 speed 小很多。

不過 speed 測(cè)試集也不是全部項(xiàng)目都支持多線程，只有浮點(diǎn)密集型的 fpspeed 所有項(xiàng)目支持多線程，整數(shù)密集型的 intspeed 10 個(gè)子項(xiàng)目中只有最后的 657.xz_s（數(shù)據(jù)壓縮）是支持多線程的。

這樣的規(guī)則讓以往 CPU 2006 以及更早版本中常見的編譯器自動(dòng)并行化“優(yōu)化”手段被禁止使用，減少了測(cè)試結(jié)果的混亂（測(cè)試如果使用了編譯器自動(dòng)并行化后，實(shí)際上變成了編譯器比拼），提高了可比性。

上面兩個(gè)表格就是 CPU 2017 四組測(cè)試集的介紹，5 字頭的都是 rate 測(cè)試、6 字頭的都是 speed 測(cè)試，rate 不允許多線程或者自動(dòng)并行化，但是可以同時(shí)跑多個(gè)相同實(shí)例的方式執(zhí)行。speed 只有 fpspeed 是全部支持多線程，intspeed 只有 657.xz_s 支持多線程。

657.xz_s 的內(nèi)存開銷是 CPU 2017 單個(gè)子測(cè)試中名義最高的，根據(jù)觀察起碼需要 16GB 內(nèi)存，但是實(shí)際上 fpspeed 對(duì)系統(tǒng)內(nèi)存的需求更高，32 GB 內(nèi)存的系統(tǒng)跑 fpspeed 會(huì)比 16 GB 內(nèi)存快上一截。這其實(shí)是因?yàn)?32 GiB 測(cè)試的時(shí)候一般是 4 條 8GiB 內(nèi)存，內(nèi)存運(yùn)作在 dual-rank 模式，而 16 GiB 一般是兩條 8 GiB 內(nèi)存，運(yùn)作于單 rank 模式。

我這次主要使用 gcc/g++/gfortran 10.2 的 GCC 三套件外加 Jemalloc 內(nèi)存分配庫進(jìn)行測(cè)試，采用 GCC 而不是 ICC、AOCC、LLVM 的原因有三點(diǎn)：

GNU 這邊有完整的 gfortran 實(shí)現(xiàn)，LLVM 那邊的 Flang/F18 目前缺乏 codegen，只有語義等環(huán)節(jié)，AMD 的 AOCC 在頁面介紹說是 LLVM 11，但是根據(jù) Flang/F18 開發(fā)人員 Kiran Chandramohan 給我的回信，AOCC 的 Flang 其實(shí)是基于老 Flang（并入 LLVM 之前）的，所以 LLVM 的工具集并不完整，不適合作為我們的測(cè)試使用。GCC 的性能比比 AOCC 更快。Intel 編譯器也是一個(gè)不錯(cuò)的選擇，根據(jù)我的實(shí)測(cè)，跑起來會(huì)兩邊其實(shí)差不多，ICC 浮點(diǎn)會(huì)快一點(diǎn)點(diǎn)，整數(shù)一樣。我們希望盡量公平一點(diǎn)，所以在區(qū)別極小的情況下，一律使用 GCC。此外，GCC 有些特性是我覺得很有用的，例如它提供了讀取 native 微架構(gòu)旗標(biāo)時(shí)實(shí)際調(diào)用了哪些優(yōu)化開關(guān)的功能。GCC 10.2 和當(dāng)年我初次接觸 的 GCC 4 相比已經(jīng)有非常巨大的進(jìn)步，不管是代碼生成質(zhì)量還是兼容性、文檔和技術(shù)支持，都讓我可以有把握排除一些測(cè)試中遇到的問題，例如 GCC 10 引入了一些優(yōu)化開關(guān)的問題，經(jīng)過查找文檔后我自己解決，而 SPEC 那邊也在稍早公布了相應(yīng)的解決方案。

目前 SPEC CPU2017 的最新版本為 1.1.7，和之前的版本相比沒有性能影響的更改，新舊版本的測(cè)試結(jié)果具有可比性，所以我們就不重復(fù)測(cè)試之前的平臺(tái)，而 Core i9 11900K 則是采用最新的 1.1.7 來測(cè)試。

我們使用 SPEC CPU 2017 的 intrate 和 fprate 來做這個(gè)測(cè)試，具體結(jié)果見下表。

備注：

由于這次測(cè)試比較多，需要整理的數(shù)據(jù)比較多，表格中的動(dòng)態(tài)指令數(shù)和分支指令書都是采集自 Zen 3 上的，不同處理器采用不同的編譯器參數(shù)都會(huì)在指令數(shù)、不同類型指令數(shù)上存在一些差別，這里我給出的只是作為一個(gè)參考，等稍后有空我也許會(huì)把不同處理器的動(dòng)態(tài)指令數(shù)也一并整理。表格中的 Rocket Lake測(cè)試并未使用 AVX512 調(diào)用 zmm 寄存器的指令，所以你可以把它們看作是 AVX2 或者 AVX512 的 256 位版優(yōu)化下的結(jié)果。

正如上表的結(jié)果所示，Cypress Cove 的分支預(yù)測(cè)失誤率相對(duì)于 Comet Lake 來說分別降低了 16% 到 25%，改進(jìn)幅度要明顯高于 Zen2 到 Zen3 的提升。

例如 505.mcf_r、526.blender_r，這兩個(gè)項(xiàng)目的分支預(yù)測(cè)失誤率就有顯著的改進(jìn)。

分支預(yù)測(cè)命中率提高會(huì)對(duì)實(shí)際性能產(chǎn)生積極的影響，有理由相信英特爾對(duì) Cypress Cove 的分支預(yù)測(cè)器動(dòng)了不小的手術(shù)。

亂序執(zhí)行窗口

現(xiàn)代處理器為了追求指令并行（ILP）能力以求充分利用超標(biāo)量的優(yōu)勢(shì)，都會(huì)在亂序執(zhí)行能力上下功夫，要維持亂序執(zhí)行，就需要為執(zhí)行單元提供盡可能多的待發(fā)指令，這就涉及到 ReOrder Buffer（ROB）、Load Buffer 和 Store Buffer 這三個(gè)緩存器，前者可以讓指令亂序執(zhí)行后將結(jié)果依照原有的順序重新排序，后兩者可以讓訪存指令實(shí)現(xiàn)亂序執(zhí)行。

首先讓我們看看 ROB 的測(cè)試：

正如你所看到的，Cypress Cove 曲線在 352 處出現(xiàn)了明顯的跳變，這個(gè)特征和 Sunny Cove 的 ROB 大小為 352 條目一樣，說明 Cypress Cove 的 ROB 也是 352 個(gè)條目。我們注意到在大約 68、112、176 處也有可見的跳變，這可能是因?yàn)?ROB 本身也有一些多層次化設(shè)計(jì)。

Comet Lake 的 ROB 測(cè)試結(jié)果為 224 條目。

ROB 更大，意味著可選的亂序執(zhí)行指令更多，指令并發(fā)的潛力也就越高。

接下來讓我們看看推測(cè)寄存器堆大小。眾所周知，x86 的寄存器數(shù)量是 8 個(gè)，x86_64 是 16 個(gè)，當(dāng)處理器需要做推測(cè)執(zhí)行（利用空余執(zhí)行單元跑一些接下來可能會(huì)被用上也可能用不上的指令）的時(shí)候，就需要在亂序窗口里預(yù)留更多的物理寄存器，透過寄存器重命名技術(shù)，實(shí)現(xiàn)盡可能高的推測(cè)執(zhí)行飽和度。

我們使用 robsize 同樣的測(cè)試程序進(jìn)行了物理寄存器堆（PRF）大小的探測(cè)。這里說明一下，我們前面的 ROB 大小探測(cè)使用的是 nop （空**作）指令，不占用任何寄存器，而接下來做的 PRF 大小推測(cè)測(cè)試，使用的是 add（加法）指令。

需要注意的是，物理寄存器堆里同時(shí)含有亂序執(zhí)行中可用于推測(cè)執(zhí)行的推測(cè)寄存器數(shù)量和已提交寄存器數(shù)量，因此這種測(cè)試方式不能把直觀地把整個(gè)物理寄存器堆的大小給出來，它只能測(cè)量出可用于推測(cè)執(zhí)行的寄存器數(shù)量。

從測(cè)試結(jié)果來看，Cypress Cove 可用于推測(cè)執(zhí)行的物理寄存器要比 Comet Lake 多了大約 100 個(gè)或者說增加了 69%，算是可以和 ROB 匹配的較大提升了（Zen 3 在這個(gè)測(cè)試中是 128 個(gè)，具體見我之前的 Zen 3 微架構(gòu)測(cè)試）。

接下來我們看看可用于推測(cè)執(zhí)行的浮點(diǎn)物理寄存器，這里使用的時(shí) AVX 指令。

正如你所看到的樣子，Cypress Cove 可用于推測(cè)執(zhí)行的物理浮點(diǎn)寄存器達(dá)到了大約 192 個(gè)，增加了大約 48 個(gè)或者說 33%（Zen 3 和 Zen 2 在這個(gè)測(cè)試中和 Comet Lake 一樣都是 144 個(gè)，這個(gè)在我之前的 Zen 3 微架構(gòu)測(cè)試中已經(jīng)提及）。

Load/Store Buffer 大小測(cè)試

現(xiàn)在的處理器不僅可以亂序執(zhí)行指令，還能亂序載入、存儲(chǔ)數(shù)據(jù)，這就涉及到 Load/Store Buffer。x86 屬于 CISC 指令集，它的指令里可以同時(shí)有訪存、寄存器、立即數(shù)**作，在 SPEC CPU 2017 中，CINT 2017 和 CFP2017 的 LD/ST 指令占比就分別高達(dá)34% 和 39%， Load/Store Buffer 對(duì) x86 的性能影響也是不容小覷的，。

Zen3：

Comet Lake：

Sunny Cove：

Load-Buffer：

Zen3：116

CML ：72

RKL ：128

Store-Buffer：

Zen3：64

CML ：56

RKL ：72

從測(cè)試結(jié)果來看，Cypress Cove 的 Load/Store Buffer 是三者中最高的，理論上 Cypress Cove 在亂序 L/S 能力上應(yīng)該是當(dāng)下最強(qiáng)的。

后端

Cypress Cove 的后端和 Sunny Cove 相比基本上是一樣的，采用了統(tǒng)一調(diào)度器，但是以 4個(gè)保留站(下圖中的 RS 0、RS 1、RS 2、RS 3)的方式提供了不同的指令發(fā)射綁定。

圖中咖啡色的單元屬于 AVX512 執(zhí)行單元，紅色邊框便是這些是向量（VEC）單元。

微架構(gòu)總結(jié)表 Thermal Velocity Boost 與 Adaptive Boost 加速技術(shù)

英特爾有多種自動(dòng)加速技術(shù)，例如 Turbo Boost 已經(jīng)發(fā)展到 Turbo Boost Max 3.0，在 Comet Lake 則是引入了Thermal Velocity Boost（溫控加速）的新加速技術(shù)。iTVB 的特點(diǎn)是在工況良好（溫度不高于 70 攝氏度，主板供電充足）的情況下，優(yōu)選體質(zhì)最好的兩個(gè)內(nèi)核，讓這兩個(gè)內(nèi)核運(yùn)行于比 Turbo Boost Max 3.0相當(dāng)或者更高的頻率。

例如在 Core i9 11900K 上，在 iTVB 加持下兩個(gè)優(yōu)選核的頻率可以達(dá)到 5.3GHz。

除了 iTVB 外，Rocket Lake 還引入了名為 Adaptive Boost（自適應(yīng)加速）技術(shù)，和 iTVB 是雙核加速相比，iAB 主要針對(duì) 3 到 8 核的加速，同樣需要根據(jù)工況而定，在條件滿足（100 攝氏度）的情況下，11900K 能實(shí)現(xiàn)全核 4.8GHz。

我們手頭這顆 Core i9 11900K 是序號(hào)最后的兩個(gè)（編號(hào) 6 和 編號(hào) 7 或者說第七個(gè)和第八個(gè)）內(nèi)核可以運(yùn)行于 5.3 GHz。

上圖是我們運(yùn)行 SPEC CPU 2017 時(shí)候的狀態(tài)圖，可以看到編號(hào)最后的兩個(gè)內(nèi)核此時(shí)正運(yùn)行于大約 5.3GHz 的頻率。

AVX512 降頻效應(yīng)顯著改善

AVX512 是英特爾提出的 512 位寬的向量指令擴(kuò)展，支持多種位寬的向量寄存器，一次執(zhí)行 512 位指令看上去很美，但是最初的 AVX512 處理器存在一個(gè)嚴(yán)重的問題，那就是耗電高、發(fā)熱大，為此英特爾引入了基于許可頻率模式的降頻設(shè)計(jì)，導(dǎo)致程序跑 AVX 512 代碼路徑時(shí)候的性能收益并不高。

Rocket Lake 在 AVX-512 實(shí)現(xiàn)上做了很大改進(jìn)，能夠在運(yùn)行重載型AVX512 指令的時(shí)候保持全核 4.8GHz，相當(dāng)于有沒有 AVX512 對(duì)頻率的影響都很低，當(dāng)只有四核跑 AVX512 的時(shí)候更是不降頻，四核依然保持 5.1GHz。這樣的頻率變化完全匹配前面提及的 iTVB/iAB。

備注：

在 AVX 512 指令中，重載型指令包括了整數(shù)乘法以及浮點(diǎn)計(jì)算。相對(duì)的，輕載型是指除了乘法之外的整數(shù)計(jì)算、邏輯**作、數(shù)組打亂（shuffling）。

重載型指令一般用于深度學(xué)習(xí)、數(shù)據(jù)分析、高性能計(jì)算、密碼學(xué)（基于乘法的哈?；惠p載指令一般用于文本處理、快速壓縮打包、庫例程的向量化（例如 C 語言里的 memcpy、Java 語言里的 System.arrayCopy）。

啟用 iTVB 和 AB 時(shí)不同指令類型和頻率的變化關(guān)系：

我們還使用 cpupower-gui 手動(dòng)設(shè)置全核最高頻率為 5.1GHz 時(shí)（意味著放棄 iTVB 的 5.3GHz 雙核加速）還可以實(shí)現(xiàn)更少的頻率波動(dòng)：

從這個(gè)測(cè)試來看，從 Rocket Lake 開始，如果放棄 iTVB 的話，AVX-512 對(duì)頻率的影響已經(jīng)和其他類型指令一樣，只要散熱跟得上，就是可以隨便使用的指令擴(kuò)展了。

GPU

現(xiàn)在顯卡市場(chǎng)由于挖礦狂潮導(dǎo)致**顯卡動(dòng)輒五六千元一張，例如 RTX 3060 官方定價(jià) 2499 元，但是由于英偉達(dá)開發(fā)者網(wǎng)站的管理人員手滑把去掉挖礦限制的驅(qū)動(dòng)掛到網(wǎng)上，結(jié)果導(dǎo)致 RTX 3060 瞬間漲價(jià)到 6000 元，經(jīng)銷商眉開眼笑，老黃卻因?yàn)橘嵅坏竭@筆錢白頭發(fā)又要多掉不少了。

**顯卡價(jià)格昂貴，于是很多等等**已經(jīng)轉(zhuǎn)為核顯**了，某種程度上，現(xiàn)在核顯正是英特爾處理器的一大優(yōu)勢(shì)，要知道對(duì)手的 Ryzen 7 5000 系列消費(fèi)者版本是沒有集成任何顯卡的，現(xiàn)在買 AMD Ryzen 7 5800X 回家后很可能要吃灰。

Rocket Lake 集成了代號(hào) XeLP 的 UHD 750 核顯，擁有 32 個(gè) EU,相對(duì)上一代架構(gòu)提升了 50% 的效能。

Xe GPU 架構(gòu)是一個(gè)高度可配置的架構(gòu)，例如完整的 EU 里是包括了單精度、雙精度、擴(kuò)展數(shù)學(xué)單元（相當(dāng)于 NVIDIA 這邊的 SFU）、矩陣擴(kuò)展（XMX），其中雙精度、XMX 都是屬于可選項(xiàng)，UHD750 不具備這兩個(gè)的單元。

此外，UHD750 也缺乏硬件光線**支持（見上圖），因?yàn)樵?DX 12_1 特性中光線**屬于可選項(xiàng)。其他 DX12 特性例如 Mesh Shader 也是欠奉，VSR 支持 Tier 1。

根據(jù)我們的實(shí)測(cè)，UHD750 目前的單精度 OpenCL 性能大約是 640 GFLOPS，是上一代 UHD630（450 GFLOPS）的 1.4 倍多些。

如果說，Xe 架構(gòu)是一個(gè)非常有看頭的架構(gòu)的話，UHD 750 只是一個(gè)**了好多地方的瘦身版，可以滿足等等**最基本的 720p 級(jí)別網(wǎng)游需求。

實(shí)際性能測(cè)試測(cè)試平臺(tái)介紹

感謝 AMD、映泰（BioStar）、華碩（ASUS）、阿斯加特（Asgard）對(duì)本工作室的大力支持，使得本次測(cè)試使用到的處理器、內(nèi)存可以及時(shí)就位，如果沒有這些基礎(chǔ)硬件的來臨，我現(xiàn)在應(yīng)該會(huì)快樂地云測(cè)試。

主板：華碩 TUF Z590-Plus WIFI。

TUF 是英文 The Ultimate Force 的縮寫，就是終極力量的含義，在華碩的產(chǎn)品線中最初代指強(qiáng)調(diào)具備耐久品質(zhì)，渾身披甲是當(dāng)時(shí)這個(gè)系列給我的印象。不過隨著若干代產(chǎn)品的迭代，TUF 現(xiàn)在被**為入門游戲主板系列，再往上就是代表頂級(jí)的 ROG 系列。

TUF Z590-Plus WIFI 在供電接頭方面采用了 24pin ATX 和 8+4 pin CPU 方案，14+2 相供電，擁有三個(gè) M.2 接口（其中一個(gè)支持 x4 Gen 4.0 模式），集成了 Intel 2.5Gbps（基于 i225） 以太網(wǎng)和 WiFi 6**網(wǎng)，主板一共提供了 6 個(gè) SATA 3.0 接口。

在 PCIE 擴(kuò)展槽方面，TUF Z590-Plus WIFI 提供了兩條全長 PCIE x16 插槽，靠近 CPU 的那條可以運(yùn)作與 PCIE x16 Gen 4.0，另一條則是 PCIE x4 Gen 3.0。

內(nèi)存規(guī)格方面，TUF Z590-Plus WIFI 最高可以支持 128 GiB DDR4-4800，算是目前很滿的規(guī)格了。

曜越科技 (Thermaltake) 大臺(tái)風(fēng) 240cm 一體化液冷散熱器：

TT 的產(chǎn)品線現(xiàn)在基本上都是 RGB 化了，這款型號(hào)為大臺(tái)風(fēng) 240 一體化水冷也不例外，值得一提的是它的銅底板水冷頭的正面采用可旋轉(zhuǎn)設(shè)計(jì)并且內(nèi)嵌了一個(gè)顯示屏，可以顯示當(dāng)前的水溫和水泵轉(zhuǎn)速，配合主板上的 5V RGB 接口就可以實(shí)現(xiàn)同步等效。

冷排采用了 Z 字微水路設(shè)計(jì)，低蒸發(fā)水管全覆蓋編織網(wǎng)，搭配的兩個(gè) 12cm 風(fēng)扇具備 2.3mmH2O 分壓、31 dBA 噪音、每分鐘轉(zhuǎn)速 800-2100，可提供 70.5 CFM 的風(fēng)量，用來** Core i9 11900K 再適合不過了。

大臺(tái)風(fēng)系列還有一款 360 一體化水冷，適合支持 360 水冷的機(jī)箱，如果是漫威迷的話，TT 還有復(fù)仇者聯(lián)盟正版授權(quán)的聯(lián)名款（鋼鐵俠和美國隊(duì)長），我覺得也是非常炫酷的。

我覺得像 Core i9 11900K 這種旗艦處理器，雖然用重型風(fēng)冷也許可以壓住，但是現(xiàn)在市場(chǎng)上已經(jīng)有許多成熟的一體化水冷產(chǎn)品，不妨考慮一下，也不一定 TT，其他牌子型號(hào)都值得考慮。

曜越科技 (Thermaltake) ToughRam DDR4 4000 16GB 套裝

TT 還提供了兩對(duì) DDR4 3600 內(nèi)存，型號(hào)是 ToughRam DDR4 4000 16GB 套裝，這款內(nèi)存強(qiáng)調(diào)堅(jiān)固耐用，10 層 PCB 板兩盎司敷銅，金手指鍍金厚度為 10 微米，內(nèi)置了 XMP 2.0 頻率參數(shù)，實(shí)現(xiàn)一鍵設(shè)置。

雖然內(nèi)存的個(gè)頭比較高，但是我們用水冷呀，所以一點(diǎn)都不礙事，如果是巨型風(fēng)冷的話，可能未必能順利安裝這種內(nèi)存。用戶可以透過 TT 提供的 ToughRam 軟件查看內(nèi)存的實(shí)時(shí)溫度和頻率。

SPEC CPU 2017——定頻 4GHz

首先，我們使用同頻率 4GHz 來測(cè)試，其中插播一片 10 年前的 Core i7 2600K：

從測(cè)試結(jié)果來看，在同頻下 Rocket Lake 的單實(shí)例整數(shù)、浮點(diǎn)性能分別是 Zen3 的 92%、99% 以及 Comet Lake 的 112% 和 118%。

在多線程或者說 speed 測(cè)試中, Rocket Lake 的整數(shù)、浮點(diǎn)性能分別是 Zen3 的 91%、106% 以及 Comet Lake 的 111% 和 106%。

英特爾上一代架構(gòu)或者說Comet Lake 雖然有 10 個(gè)內(nèi)核，但除了 638.imagick_s （圖像處理，浮點(diǎn)密集型）和 657.xz_s（文件壓縮，整數(shù)密集型）外，看不出多出兩個(gè)內(nèi)核的優(yōu)勢(shì)。

SPEC CPU 2017——默認(rèn)頻率

默認(rèn)頻率是指 BIOS 內(nèi)重置為出廠優(yōu)化設(shè)置，**作系統(tǒng)將 CPU 電源管理設(shè)置為性能模式，此時(shí) Rocket Lake 的 iTVB/iAB 加速管理將會(huì)被啟用，Linux 在單實(shí)例測(cè)試中會(huì)優(yōu)選其中兩個(gè)工況良好的內(nèi)核跑 5.3GHz。

從測(cè)試結(jié)果來看，在默認(rèn)頻率下 Core i9 11900K 的單實(shí)例整數(shù)、浮點(diǎn)性能分別是 Ryzen 7 5800X 的 99%、106% 以及 Core i9 10900K 的 116% 和 123%。

在多線程或者說 speed 測(cè)試中, Core i9 11900K 的整數(shù)、浮點(diǎn)性能分別是 Ryzen 7 5800X 的 98%、110% 以及 Core i9 10900K 的 115% 和 114%。

默頻下 10900K 額外的兩個(gè)內(nèi)核完全看不到任何優(yōu)勢(shì)。

測(cè)試總結(jié)

從性能角度來看的話，Rocket Lake 的確較上一代 Comet Lake 有不少的性能提升，例如單線程浮點(diǎn)性能提升幅度接近 23%、整數(shù) 16%，兩個(gè)值平均起來的話（19.5%）和英特爾說的提升了 19% 非常接近。

Rocket Lake 引入了 AVX-512，英特爾顯然做了不少優(yōu)化，從而讓處理器可以在重載型 AVX-512 指令全核運(yùn)行時(shí)依然保持非常高的速度（4.8 GHz），AVX-512 現(xiàn)在已經(jīng)成為值得一試的指令擴(kuò)展。

當(dāng)然，Rocket Lake 的最大缺點(diǎn)是依然采用 14 納米制程，這導(dǎo)致它的耗電和發(fā)熱遠(yuǎn)遠(yuǎn)高于同期競(jìng)爭對(duì)手 Zen 3，強(qiáng)烈建議用戶需要配置水冷（水冷廠商在偷笑了）。

和 AMD 的 Zen 3 相比，Rocket Lake 還是比較稱職的，至少性能上是很接近了，還有核顯，AMD Ryzen 桌面消費(fèi)者版本目前是欠缺核顯的，在目前的顯卡市場(chǎng)狀況下，我相信 K 系列的十一代處理器銷量很可能會(huì)維持在較高的水平，當(dāng)然，你要是樂意花錢買片**顯卡做亮機(jī)卡也是合情合理的。

最后，我想說的是很高興聽到英特爾將會(huì)重回 Tick-Tock 戰(zhàn)略，擠牙膏同義詞的 PAO 至少在一段時(shí)間里會(huì)被取消，英特爾今年下半年將會(huì)推出的下一代或者說第十二代架構(gòu) Alder Lake 應(yīng)該非常值得期待，要知道這個(gè)玩意不僅是要和 AMD 競(jìng)爭，而且還擔(dān)當(dāng)起了抗擊蘋果 Apple Silicon 的重任。

聯(lián)想z500進(jìn)入bios設(shè)置按哪個(gè)鍵()和聯(lián)想z500進(jìn)入bios設(shè)置按哪個(gè)鍵()的問題分享結(jié)束啦，以上的文章解決了您的問題嗎？歡迎您下次再來哦！